Indice dei contenuti
I wafer C-SOI sono una variante dei wafer Wafer SOI (Silicon-On-Insulator), Questa cavità può essere progettata in modo da avere dimensioni e posizioni specifiche, che forniscono Questa cavità può essere progettata per avere dimensioni e posizioni specifiche, fornendo proprietà elettriche e termiche uniche che possono essere sfruttate nei sistemi microelettromeccanici (MEMS) e in alcuni tipi di transistor.
Strato superiore di silicio. Si tratta dello strato di silicio attivo in cui vengono fabbricati i dispositivi, il cui spessore viene controllato con precisione per garantire l'uniformità su tutto il wafer.
Strato cavità. Al di sotto dello strato superiore di silicio si crea una cavità o un vuoto che può variare per dimensione e forma a seconda dell'applicazione. spazi vuoti che possono influenzare le caratteristiche meccaniche ed elettriche del wafer.
Strato di ossido sepolto (BOX). Questo strato isolante separa lo strato superiore di silicio dal substrato di silicio in massa e svolge un ruolo fondamentale nell'isolare i dispositivi attivi dal substrato, ridurre la capacità parassita e migliorare le prestazioni. Svolge un ruolo cruciale nell'isolare i dispositivi attivi dal substrato, riducendo la capacità parassita e migliorando le prestazioni.
Maneggiare il silicio (substrato). Lo strato inferiore è costituito dal silicio sfuso, che fornisce il supporto meccanico al wafer.
Dispositivi MEMS. I wafer C-SOI sono ampiamente utilizzati nei MEMS, dove le cavità consentono di creare parti mobili come raggi, specchi e sensori. Le cavità forniscono lo spazio necessario per il funzionamento di questi elementi. Le cavità forniscono lo spazio necessario per il funzionamento di questi elementi.
Dispositivi RF e ad alta velocità. Le proprietà isolanti della struttura SOI, combinate con la cavità, riducono la capacità parassita, rendendo i wafer C-SOI adatti per applicazioni ad alta velocità e a radiofrequenza. e per applicazioni a radiofrequenza (RF).
Gestione termica. Le cavità possono essere utilizzate per migliorare l'isolamento termico, che è fondamentale nei dispositivi in cui la gestione termica è un problema.
Riduzione della capacità parassita. Gli strati isolanti e le cavità contribuiscono a ridurre al minimo la capacità parassita, consentendo un funzionamento più rapido del dispositivo e un minore consumo energetico.
Miglioramento delle prestazioni del dispositivo. La struttura unica può migliorare le prestazioni del dispositivo, in particolare nelle applicazioni ad alta frequenza e ad alta temperatura.
Versatilità nel design. La possibilità di personalizzare le dimensioni e la forma della cavità offre flessibilità nella progettazione di dispositivi con caratteristiche specifiche.
Le tabelle seguenti forniscono alcune indicazioni sulle specifiche dei wafer C-SOI di Xinekehui. I nostri wafer C-SOI sono sempre soluzioni personalizzate, quindi vi invitiamo a contattare il nostro supporto tecnico e commerciale per informazioni più dettagliate.
| Diametro del wafer C-SOI | 150 mm, 200 mm |
| Specifiche del livello del dispositivo | |
| Metodo di crescita | Cz, MCz, A-MCz |
| Orientamento del cristallo | <100>, <110>, <111> | .
| Droganti di tipo N | Antimonio, fosforo |
| Droganti di tipo P | Boro |
| Resistività | Da <0.001 to >7.000 Ohm-cm* *La gamma di resistività varia in base al drogante e all'orientamento. |
| Strato del dispositivo / spessore della membrana | Da 2 μm a >200 μm |
| Tolleranza dello spessore dello strato del dispositivo / della membrana | Tipicamente ±0,5 μm, fino a ±0,2 μm con EC-SOI |
| Specifiche dell'ossido interrato (BOX) | |
| Tipo | Ossido termico cresciuto sull'impugnatura o sul wafer del dispositivo o su entrambi |
| Spessore | Da 0,3 μm a 4 μm, in genere tra 0,5 μm e 2 μm. |
| Specifiche del wafer di manipolazione | |
| Metodo di crescita | Cz, MCz, A-MCz |
| Cz, MCz, A-MCz | <100>, <110>, <111> | .
| Droganti di tipo N | Antimonio, fosforo |
| Droganti di tipo P | Boro |
| Resistività | Da <0.001 to >7.000 Ohm-cm* *La gamma di resistività varia in base al drogante e all'orientamento. |
| Spessore del wafer della maniglia | 200 mm: da 300 μm a 950 μm, in genere 725 μm 150 mm: da 300 μm a 950 μm, in genere 380 μm |
| Tolleranza dello spessore del wafer della maniglia | ±5 μm |
| Superficie posteriore | Lucidato o inciso con ossido |
| Specifiche della cavità | |
| Posizione della cavità | Manipolazione del wafer o dello strato del dispositivo, o dell'ossido sepolto |
| Profondità della cavità (in silicio) | 2 - 500 µm |
| CD minimo | 2 µm |
| Lunghezza massima della campata della cavità rispetto allo spessore della membrana | <40:1 µm con processo C-SOI standard |
| Segni di allineamento della superficie anteriore | |
| Precisione di allineamento, segni di allineamento tra cavità interrata e superficie anteriore | ±1 µm |
| Design del marchio | Strumento specifico del cliente |
La tecnologia di lavorazione dei wafer C-SOI (Cavity Silicon on Insulator) è una tecnica di fabbricazione specializzata utilizzata nell'industria dei semiconduttori, principalmente per la produzione di dispositivi microelettronici avanzati. La tecnologia di lavorazione dei wafer C-SOI (Cavity Silicon on Insulator) è una tecnica di fabbricazione specializzata utilizzata nell'industria dei semiconduttori, principalmente per la produzione di dispositivi microelettronici avanzati. Le caratteristiche avanzate dei dispositivi sono critiche, ad esempio nelle applicazioni RF (Radio Frequency), nei MEMS (Micro-Electro-Mechanical Systems) e nei dispositivi avanzati CMOS (Complementary Metal-Output). CMOS (Complementary Metal-Oxide-Semiconductor).
1. Fabbricazione di wafer SOI di base
Il processo inizia con la fabbricazione di un wafer SOI (Silicon on Insulator), che in genere prevede l'uso della tecnologia Smart Cut™ o del processo SIMOX (Separation by IMplantation of OXygen). Il wafer SOI consiste in un sottile strato di silicio (strato del dispositivo) sopra uno strato di ossido sepolto (BOX), che a sua volta si trova su un substrato di silicio. che a sua volta si trova su un substrato di silicio.
2. Formazione di cavità
La caratteristica principale dei wafer C-SOI è la creazione di cavità all'interno dello strato di silicio, che si formano sotto lo strato di dispositivi e all'interno dello strato di ossido interrato. Queste cavità si formano sotto lo strato di dispositivi e all'interno dello strato di ossido sepolto.
La formazione della cavità può essere ottenuta con varie tecniche, come l'incisione a umido o a secco. Il processo è attentamente controllato per creare cavità di dimensioni precise, fondamentali per le prestazioni del dispositivo. Il processo è attentamente controllato per creare cavità di dimensioni precise, fondamentali per le prestazioni del dispositivo.
L'incisione anisotropica è comunemente utilizzata per creare cavità ben definite con forme e dimensioni specifiche.
3. Deposizione di film sottile
Dopo la formazione delle cavità, viene depositato un sottile film di silicio sulla regione della cavità. Questa fase è fondamentale perché sigilla le cavità e forma lo strato finale del dispositivo. Questo passaggio è fondamentale perché sigilla le cavità e forma lo strato finale del dispositivo.
Il metodo di deposizione utilizzato può includere tecniche come la deposizione chimica da vapore (CVD), in cui uno strato di silicio sottile e uniforme viene depositato sull'intero wafer. Il metodo utilizzato può includere tecniche come la deposizione chimica da vapore (CVD), in cui uno strato di silicio sottile e uniforme viene depositato sull'intero wafer.
4. Incollaggio e trasferimento di strati
In alcuni casi, per trasferire lo strato contenente la cavità su un altro substrato, si ricorre a un processo di incollaggio, in cui la struttura della cavità viene incollata a un wafer con impugnatura e il wafer originale viene poi rimosso o assottigliato. in cui la struttura della cavità viene incollata a un wafer con impugnatura e il wafer originale viene poi rimosso o assottigliato.
Il processo di incollaggio deve garantire un elevato grado di allineamento e una bassa difettosità per mantenere l'integrità delle cavità e la qualità complessiva del wafer.
5. Lucidatura e assottigliamento
Lo strato di silicio superiore (strato del dispositivo) viene spesso lucidato e assottigliato fino allo spessore richiesto, in genere mediante CMP (Chemical Mechanical Polishing) per ottenere una superficie liscia e priva di difetti adatta alla fabbricazione del dispositivo. lucidatura) per ottenere una superficie liscia e priva di difetti adatta alla fabbricazione del dispositivo.
6. Fabbricazione del dispositivo
Una volta preparato il wafer C-SOI, vengono utilizzate le tecniche standard di lavorazione dei semiconduttori, tra cui litografia, incisione, drogaggio e metallizzazione, per fabbricare i dispositivi elettronici o MEMS desiderati sul wafer. per fabbricare i dispositivi elettronici o MEMS desiderati sul wafer.
7. Controllo qualità e test
Durante le fasi di lavorazione, vengono attuate rigorose misure di controllo della qualità per garantire che il wafer soddisfi le specifiche richieste, tra cui ispezioni per individuare eventuali difetti, misurazioni delle dimensioni della cavità e test elettrici del wafer. comprende ispezioni per individuare eventuali difetti, misurazioni delle dimensioni della cavità e test elettrici del wafer.
In termini di lavorazione di wafer C-SOI (Complimentary-Silicon-On-Insulator), Xinkehui presenta i seguenti vantaggi.
1. Ottimizzazione dei costi dei materiali e della catena di fornitura
(1) Uso efficiente delle materie prime. L'uso della tecnologia SOI può ridurre lo spreco di materiali al silicio perché utilizza solo silicio di elevata purezza in aree chiave, riducendo il costo complessivo del materiale. costo complessivo del materiale.
(2) Catena di approvvigionamento stabile. Ottimizzando l'approvvigionamento dei materiali e la gestione della catena di approvvigionamento, è possibile garantire una fornitura stabile di materie prime e ridurre il rischio di fluttuazioni. fluttuazioni.
2. Precisione tecnica e controllo del processo
(1) Controllo del processo estremamente elevato. Nella produzione di wafer C-SOI, il controllo preciso di parametri come lo spessore e la planarità è fondamentale. garantire che questi parametri soddisfino le specifiche più severe, migliorando così la qualità e la consistenza del prodotto.
(2) Ridurre i difetti dei wafer. Grazie a processi produttivi avanzati, è possibile ridurre efficacemente i micro difetti sui wafer e migliorare il tasso di rendimento.
3. Vantaggi delle prestazioni
(1) Ridurre il consumo energetico e migliorare le prestazioni. Il wafer C-SOI si comporta bene nei circuiti, soprattutto nelle applicazioni ad alta frequenza, e può ridurre significativamente il consumo di energia e aumentare la velocità, un aspetto fondamentale per i dispositivi mobili e l'elaborazione ad alte prestazioni. che è fondamentale per i dispositivi mobili e l'elaborazione ad alte prestazioni.
(2) Migliorare le capacità di gestione termica. Lo strato isolante della struttura SOI può ridurre efficacemente la capacità parassita, ridurre la corrente di dispersione e migliorare le capacità di gestione termica. capacità.
4. Flessibilità e compatibilità del processo
(1) Compatibile con più processi produttivi. I wafer C-SOI sono compatibili con una varietà di processi di produzione di semiconduttori, compresi i processi CMOS, il che ne facilita l'integrazione nelle linee di produzione esistenti, riducendo la necessità di adeguare le attrezzature e migliorare i processi. linee di produzione esistenti, riducendo la necessità di adeguare le apparecchiature e migliorare i processi.
(2) Spazio di progettazione flessibile. La tecnologia C-SOI permette ai progettisti di avere una maggiore flessibilità nel layout e nella struttura dei dispositivi, consentendo di progettare dispositivi più compatti ed efficienti La tecnologia C-SOI permette ai progettisti di avere una maggiore flessibilità nel layout e nella struttura dei dispositivi, consentendo di progettare dispositivi più compatti ed efficienti.
5. Vantaggi del mercato e delle applicazioni
(1) Soddisfare i mercati ad alta domanda. Con il rapido sviluppo di tecnologie emergenti come il 5G, l'intelligenza artificiale e l'Internet delle cose, anche la domanda di wafer C-SOI è in aumento. Le capacità produttive avanzate consentono alle aziende di rispondere rapidamente alla domanda del mercato e di cogliere maggiori opportunità commerciali.
(2) Ampia gamma di applicazioni. I wafer C-SOI sono ampiamente utilizzati nelle comunicazioni mobili, nell'elettronica automobilistica, nell'informatica ad alte prestazioni e in altri campi, e hanno un forte mercato I wafer C-SOI sono ampiamente utilizzati nelle comunicazioni mobili.
Oltre ai wafer C-SOI, possiamo fornirvi anche molti altri prodotti ottici. Saremo lieti di consultarvi.
